SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Publication number: JP11103068

Publication date:

1999-04-13

Inventor:

YAMAZAKI SHUNPEI; KOYAMA JUN; FUKUNAGA KENJI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- International:

H01L29/786; H01L21/336; H01L29/66; H01L21/02; (IPC1-7):

H01L29/786; H01L21/336


- European:

Application number: JP19970282562 19970929 Priority number(s): JP19970282562 19970929

Report a data error here

Abstract of JP11103068

PROBLEM TO BE SOLVED: To improve mass productivity, reliability and reproducibility, by forming a second conductive layer having resistance higher than a first conductive layer of impurities continuously changing within a specific range. SOLUTION: A foundation film 102 as an insulating film using silicon as a chief ingredient is formed onto a glass substrate 101, and a gate electrode 103 as a conductive film is formed onto the foundation film 102. A gate insulating film consisting of a silicon nitride film 104 and a silicon oxynitride film or a silicon oxide film 105 is formed, and an amorphous semiconductor film 106 using silicon as a main component is shaped onto the gate insulating layer by a decompression thermal CVD method. Impurity concentration in the amorphous semiconductor film 106 is controlled so as to be continuously changed within a range of 5× 10<17> -1× 10<19> atoms/cm<3> at that time. Accordingly, the semiconductor device having high mass productivity and high reliability and reproducibility can be manufactured.



Data supplied from the esp@cenet database - Worldwide

Family list

6 family members for: JP11103068

Derived from 5 applications

Back to JP111030

SEMICONDUCTOR DEVICE AND MANUFACTURE OF THE SAME

Applicant: SEMICONDUCTOR ENERGY LAB Inventor: YAMAZAKI SHUNPEI; KOYAMA JUN; (+1)

IPC: H01L29/786; H01L21/336; H01L29/66 (+3) EC:

Publication info: JP11097706 A - 1999-04-09

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Applicant: SEMICONDUCTOR ENERGY LAB Inventor: YAMAZAKI SHUNPEI; KOYAMA JUN; (+1)

IPC: H01L29/786; H01L21/336; H01L29/66 (+3)

Publication info: JP11103068 A - 1999-04-13

Channel etch type bottom gate semiconductor device

Inventor: YAMAZAKI SHUNPEI (JP); KOYAMA JUN (JP); Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(+1)

IPC: H01L21/336; H01L21/84; H01L27/12 (+10) EC: H01L21/336D2C; H01L21/84; (+1)

Publication info: US6121660 A - 2000-09-19

Semiconductor device and method of manufacturing the same

Inventor: YAMAZAKI SHUNPEI (JP); KOYAMA JUN (JP); Applicant: SEMICONDUCTOR ENERGY LAB (JP)

IPC: H01L21/336; H01L21/84; H01L27/12 (+7) EC: H01L21/336D2C; H01L21/84; (+1)

Publication info: US6680223 B1 - 2004-01-20

Semiconductor device and method of manufacturing the same

Inventor: YAMAZAKI SHUNPEI (JP); KOYAMA JUN (JP); Applicant: SEMICONDUCTOR ENERGY LAB (JP)

(+1)

IPC: H01L21/336; H01L21/84; H01L27/12 (+6) EC: H01L21/336D2C; H01L21/84; (+1)

Publication info: US6924528 B2 - 2005-08-02

US2003207503 A1 - 2003-11-06

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-103068

(43)公開日 平成11年(1999) 4月13日

(21)出願番号

特願平9-282562

(22)出願日

平成9年(1997)9月29日

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72) 発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 福永 健司

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(54) 【発明の名称】 半導体装置およびその作製方法

(57)【要約】

【課題】 簡易な製造工程によって、量産性が高く、且 つ、信頼性及び再現性の高い半導体装置を提供する。

【解決手段】結晶構造を有する半導体層で形成されたボトムゲイト型の半導体装置の構成において、ソース/ドレイン領域を、第1の導電層(n⁺ 層)、それより高抵抗な第2の導電層(n⁻ 層)及び真性または実質的に真性な半導体層(i 層)からなる積層構造で構成する。この時、n⁻ 層はLDD領域として機能し、i 層は膜厚方向のオフセット領域として機能する。

10

【特許請求の範囲】

【請求項1】結晶構造を有する半導体層で構成されたソ ース領域、ドレイン領域及びチャネル形成領域を構成に 含む半導体装置であって、

前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向 かって少なくとも第1の導電層、当該第1の導電層より も高抵抗な第2の導電層及び前記チャネル形成領域と同 –導電型の半導体層からなる積層構造を有することを特 徴とする半導体装置。

【請求項2】請求項1において、前記第1の導電層から 前記第2の導電層にかけて当該第1及び第2の導電層を 構成する不純物の濃度プロファイルが連続的に変化して いることを特徴とする半導体装置。

【請求項3】請求項1または請求項2において、前記第 2の導電層は 5×10¹⁷~ 1×10¹⁹atoms/cm³ の範囲内で 連続的に変化する不純物によって形成されていることを 特徴とする半導体装置。

【請求項4】請求項1乃至請求項3において、前記チャ ネル形成領域のソース側端部にはオーバーラップ領域が 接しており、前記チャネル形成領域のドレイン側端部に はマスクオフセット領域が接していることを特徴とする 半導体装置。

【請求項5】請求項1乃至請求項3において、前記チャ ネル形成領域と前記第2の導電層との間には、膜厚の異 なる二つのオフセット領域が存在することを特徴とする 半導体装置。

【請求項6】請求項1乃至請求項3または請求項5にお いて、前記チャネル形成領域と前記第2の導電層との間 には、前記チャネル形成領域よりも膜厚の厚いオフセッ ト領域が存在することを特徴とする半導体装置。

【請求項7】絶縁表面を有する基板上に形成されたゲイ ト電極と、

結晶構造を有する半導体層で構成されたソース領域、ド レイン領域及びチャネル形成領域と、

前記ソース領域及びドレイン領域上のそれぞれに形成さ れたソース電極及びドレイン電極と、

を構成に含む半導体装置であって、

前記ソース領域及びドレイン領域は、少なくともゲイト 絶縁膜に向かって第1の導電層、当該第1の導電層より も高抵抗な第2の導電層及び前記チャネル形成領域と同 一導電型の半導体層からなる積層構造を有し、

前記ソース電極及び/又はドレイン電極は前記ゲイト電 極に、前記チャネル形成領域上でオーバーラップしてい ることを特徴とする半導体装置。

【請求項8】結晶構造を有する半導体層で構成されたソ ース領域、ドレイン領域及びチャネル形成領域を構成に 含む半導体装置であって、

前記ソース領域及びドレイン領域は、少なくともゲイト 絶縁膜に向かって第1の導電層、当該第1の導電層より

-導電型の半導体層からなる積層構造を有し、

前記チャネル形成領域と前記第1の導電層との間には、 膜厚の異なる二つのオフセット領域と前記第2の導電層 からなるHRD構造が存在することを特徴とする半導体

2

【請求項9】請求項7または請求項8において、前記ソ ース電極及びドレイン電極は前記第1の導電層を覆う層 間絶縁膜上に形成され、前記層間絶縁膜に形成されたコ ンタクトホールを介して前記第1の導電層と電気的に接 続していることを特徴とする半導体装置。

【請求項10】請求項5または請求項8において、前記 膜厚の異なる二つのオフセット領域は、一方は前記チャ ネル形成領域と同一導電型かつ同一膜厚の半導体層から なる膜面方向のオフセットであり、他方は前記チャネル 形成領域と同一導電型かつ前記チャネル形成領域よりも 膜厚の厚い半導体層からなる膜厚方向のオフセットであ ることを特徴とする半導体装置。

【請求項11】請求項1乃至請求項10において、前記 第1の導電層の膜厚は30~100nm であり、前記第2の導 電層の膜厚は30~200 nmであり、前記チャネル形成領域 と同一導電型の半導体層の膜厚は100 ~300 nmであり、 前記チャネル形成領域の膜厚は10~100 nmであることを 特徴とする半導体装置。

【請求項12】請求項1乃至請求項11において、前記 第1の導電層、前記第2の導電層、前記チャネル形成領 域と同一導電型の半導体層の順に膜厚が厚くなっている ことを特徴とする半導体装置。

【請求項13】請求項1乃至請求項12において、前記 チャネル形成領域と同一導電型の半導体層は、前記第2 の導電層の下に存在する真性または実質的に真性な半導 体層(i層)であり、前記チャネル形成領域よりも膜厚 が厚いことを特徴とする半導体装置。

【請求項14】請求項1乃至請求項13において、前記 第1の導電層及び前記第2の導電層は13族または15 族から選ばれた元素によって導電性を与えられた半導体 層であることを特徴とする半導体装置。

【請求項15】請求項1乃至請求項14において、少な くとも前記チャネル形成領域にはしきい値電圧制御用の 不純物が 1×10^{15} ~ 5×10^{17} atoms/cm³ の濃度で添加さ れていることを特徴とする半導体装置。

【請求項16】請求項1乃至請求項14において、前記 チャネル形成領域及び当該チャネル形成領域と同一導電 型の半導体層にしきい値電圧制御用の不純物が 1×10¹⁵ $\sim 5 \times 10^{17}$ atoms/cm³ の濃度で添加されていることを特 徴とする半導体装置。

【請求項17】請求項15または請求項16において、 前記しきい値電圧制御用の不純物とはボロン、インジウ ムまたはガリウムであることを特徴とする半導体装置。

【請求項18】請求項1乃至請求項17において、前記 も高抵抗な第2の導電層及び前記チャネル形成領域と同 50 第1の導電層にはNi、Ge、Pt、Co、Fe、A

u、Pd、Pb、Cuから選ばれた一種または複数種の 元素が含まれていることを特徴とする半導体装置。

【請求項19】絶縁表面を有する基板上にゲイト電極、 ゲイト絶縁層、非晶質半導体膜を形成する工程と、

前記非晶質半導体膜に対して結晶化を助長する触媒元素 を添加し、加熱処理により結晶構造を有する半導体膜を 得る工程と、

前記結晶構造を有する半導体膜に対して15族のみ或い は13族及び15族から選ばれた不純物を添加する工程 と、

加熱処理により前記不純物を含む導電層に対して前記触 媒元素をゲッタリングさせる工程と、

前記導電層上にソース電極及びドレイン電極を形成する

前記ソース電極及びドレイン電極をマスクとして前記結 晶構造を有する半導体膜をエッチングすることでチャネ ル形成領域を形成する工程と、

を構成に含むことを特徴とする半導体装置の作製方法。

【請求項20】絶縁表面を有する基板上にゲイト電極、 ゲイト絶縁層、非晶質半導体膜を形成する工程と、

前記非晶質半導体膜に対して結晶化を助長する触媒元素 を添加し、加熱処理により結晶構造を有する半導体膜を 得る工程と、

前記結晶構造を有する半導体膜に対して15族のみ或い は13族及び15族から選ばれた不純物を添加する工程

加熱処理により前記不純物を含む導電層に対して前記触 媒元素をゲッタリングさせる工程と、

前記導電層上にソース電極及びドレイン電極を形成する 工程と、

前記ソース電極及びドレイン電極をマスクとして前記結 晶構造を有する半導体膜をエッチングすることでチャネ ル形成領域を形成する工程と、

前記ソース電極及びドレイン電極をマスクとしてしきい 値電圧制御用の不純物を添加する工程と、

を構成に含むことを特徴とする半導体装置の作製方法。

【請求項21】請求項19または請求項20において、 前記結晶構造を有する半導体膜をレーザーアニールする 工程が少なくとも1回含まれることを特徴とする半導体 装置の作製方法。

【請求項22】請求項19乃至請求項21において、前 記触媒元素とはNi、Ge、Pt、Co、Fe、Au、 Pd、Pb、Cuから選ばれた一種または複数種の元素 であることを特徴とする半導体装置の作製方法。

【請求項23】請求項19乃至請求項22において、前 記15族のみから選ばれた不純物とはリンであり、前記 13族及び15族から選ばれた不純物とはボロンとリン であることを特徴とする半導体装置の作製方法。

【請求項24】請求項19乃至請求項23において、前

ング法により行われることを特徴とする半導体装置の作 與方法。

【請求項25】請求項19乃至請求項24において、前 記加熱処理はランプアニールにより行われることを特徴 とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本願発明は結晶構造を有する 半導体薄膜を利用した半導体装置およびその作製方法に 10 関する。特に、逆スタガ構造の薄膜トランジスタ(以 下、TFTと略記する)の構成に関する。また、上記T FTを用いた半導体回路、電気光学装置及び電子機器の 構成に関する。

【0002】なお、本明細書中において「半導体装置」 とは半導体特性を利用して機能しうる装置全てを指して おり、本明細書中に記載されたTFT、半導体回路、電 気光学装置及び電子機器は全て半導体装置の範疇に含ま れるものとする。

[0003]

【従来の技術】従来より、アクティブマトリクス型液晶 20 表示装置(以下、AMLCDと略記する)のスイッチン グ素子としてTFTが利用されている。現在では非晶質 珪素膜(アモルファスシリコン膜)を活性層として利用 したTFTで回路構成を行う製品が市場を占めている。 特に、TFT構造としては製造工程の簡単な逆スタガ構 造が多く採用されている。

【0004】しかし、年々AMLCDの高性能化が進 み、TFTに求められる動作性能(特に動作速度)は厳 しくなる傾向にある。そのため、非晶質珪素膜を用いた 30 TFTの動作速度では十分な性能を有する素子を得るこ とが困難となった。

【0005】そこで、非晶質珪素膜に代わって多結晶珪 素膜(ポリシリコン膜)を利用したTFTが脚光を浴 び、多結晶珪素膜を活性層とするTFTの開発が著しい 勢いで進んできている。現在では、その一部で製品化も 行われている。

【0006】活性層として多結晶珪素膜を利用した逆ス タガ型TFTの構造については既に多くの発表がなされ ている。例えば、「Fabrication of Low-Temperature B 40 ottom-Gate Poly-Si TFTs on Large-Area Substrate by Linear-Beam Excimer LaserCrystallization and Ion Doping Method: H. Hayashi et. al., IEDM95, PP829-832, 1 995」などの報告がある。

【〇〇〇7】同報告書では多結晶珪素膜を利用した逆ス タガ構造の典型的な例 (Fig. 4) を説明しているが、こ の様な構造の逆スタガ構造(いわゆるチャネルストップ 型)では様々な問題も抱えている。

【0008】まず、活性層全体が50nm程度と極めて薄い のでチャネル形成領域とドレイン領域との接合部におい 記不純物の添加工程はイオン注入法またはイオンドーピ 50 て衝突電離(Impact Ionization)が発生し、ホットキ

20

ャリア注入などの劣化現象が顕著に現れてしまう。そのため、大きなLDD領域 (Light Doped Drain region)を形成する必要性が生じる。

【0009】そして、このLDD領域の制御性が最も重大な問題となる。LDD領域は不純物濃度と領域の長さの制御が非常に微妙であり、特に長さ制御が問題となる。現状ではマスクパターンによってLDD領域の長さを規定する方式が採られているが、微細化が進めば僅かなパターニング誤差が大きなTFT特性の差を生む。

【0010】活性層の膜厚のバラツキによるLDD領域のシート抵抗のバラツキも深刻な問題となる。さらに、ゲイト電極のテーパー角度等のバラツキもLDD領域の効果のバラツキを招く要因となりうる。

【0011】また、LDD領域を形成するためにはパターニング工程が必要であり、それはそのまま製造工程の増加、スループットの低下を招く。上記報告書に記載された逆スタガ構造では最低でもマスク6枚(ソース/ドレイン電極形成まで)が必要であると予想される。

【0012】以上の様に、チャネルストップ型の逆スタガ構造ではチャネル形成領の両側に横方向の平面内でLDD領域を形成しなくてはならず、再現性のあるLDD領域を形成することは非常に困難である。

[0013]

【本発明が解決しようとする課題】本願発明では、非常 に簡易な製造工程によって、量産性が高く、且つ、信頼 性及び再現性の高い半導体装置を作製する技術を提供す ることを課題とする。

[0014]

【課題を解決するための手段】本明細書で開示する発明の構成は、結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を構成に含む半導体装置であって、前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有することを特徴とする。

【0015】また、他の発明の構成は、上記構成において、前記第1の導電層から前記第2の導電層にかけて当該第1及び第2の導電層を構成する不純物の濃度プロファイルが連続的に変化していることを特徴とする。

【0016】また、他の発明の構成は、上記構成において、前記第2の導電層は $5 \times 10^{17} \sim 1 \times 10^{19}$ atoms/cm 3 の範囲内で連続的に変化する不純物によって形成されていることを特徴とする。

【0017】また、他の発明の構成は、上記構成において、前記チャネル形成領域と前記第2の導電層との間には、膜厚の異なる二つのオフセット領域が存在することを特徴とする。

【0018】また、他の発明の構成は、上記構成において、前記チャネル形成領域と前記第2の導電層との間に

は、前記チャネル形成領域よりも膜厚の厚いオフセット 領域が存在することを特徴とする。

6

【0019】また、他の発明の構成は、絶縁表面を有する基板上に形成されたゲイト電極と、結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域と、前記ソース領域及びドレイン電極と、を構成に含む半導体装置であって、前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有し、前記ソース電極及び/又はドレイン電極は前記ゲイト電極に、前記チャネル形成領域上でオーバーラップしていることを特徴とする。

【0020】また、他の発明の構成は、結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を構成に含む半導体装置であって、前記ソース領域及びドレイン領域は、少なくともゲイト絶縁膜に向かって第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同ー導電型の半導体層からなる積層構造を有し、前記チャネル形成領域と前記第1の導電層との間には、膜厚の異なる二つのオフセット領域と前記第2の導電層からなるHRD構造が存在することを特徴とする。

【0021】なお、前記膜厚の異なる二つのオフセット 領域は、一方は前記チャネル形成領域と同一導電型かつ 同一膜厚の半導体層からなる膜面方向のオフセットであ り、他方は前記チャネルと同一導電型かつ前記チャネル 形成領域よりも膜厚の厚い半導体層からなる膜厚方向の 30 オフセットであることを特徴とする。

【0022】また、作製方法に関する他の発明の構成は、絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、前記非晶質半導体膜に対して結晶化を助長する触媒元素を添加し、加熱処理により結晶構造を有する半導体膜に対して15族のみ或いは13族及び15族から選ばれた不純物を添加する工程と、前記外型により前記不純物を含む導電層に対して前記触媒元素をゲッタリングさせる工程と、前記導電層と、加熱処理により前記不純物を含む導電層に対して前記触媒元素をゲッタリングさせる工程と、前記導電層と、カース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を形成する工程と、前記と有する半導体膜をエッチングすることでチャネル形成領域を形成する工程と、を構成に含むことを特徴とする。

【0023】また、他の発明の構成は、絶縁表面を有する基板上にゲイト電極、ゲイト絶縁層、非晶質半導体膜を形成する工程と、前記非晶質半導体膜に対して結晶化を助長する触媒元素を添加し、加熱処理により結晶構造を有する半導体膜を得る工程と、前記結晶構造を有する 50 半導体膜に対して15族のみ或いは13族及び15族か

ら選ばれた不純物を添加する工程と、加熱処理により前 記不純物を含む導電層に対して前記触媒元素をゲッタリ ングさせる工程と、前記導電層上にソース電極及びドレ イン電極を形成する工程と、前記ソース電極及びドレイ ン電極をマスクとして前記結晶構造を有する半導体膜を エッチングすることでチャネル形成領域を形成する工程 と、前記ソース電極及びドレイン電極をマスクとして前 記チャネル形成領域のみに対してしきい値電圧制御用の 不純物を添加する工程と、を構成に含むことを特徴とす る。

[0024]

【発明の実施の形態】以上の構成からなる本願発明の実 施の形態について、以下に記載する実施例でもって詳細 な説明を行うこととする。

[0025]

【実施例】

[実施例1] 本願発明の代表的な実施例について、図1 $\sim3\,$ を用いて説明する。まず、図 $\,$ 1を用いて本願発明の 半導体装置の作製方法を説明する。

【0026】ガラス基板(または石英、シリコン基板) 101上に珪素を主成分とする絶縁膜でなる下地膜10 2を形成する。その上に導電性膜でなるゲイト電極(第 1配線) 103を形成する。

【0027】ゲイト電極103の線幅は1~10 μ m (代表的には3~5 μm) とする。また、膜厚は 200~ 500 nm (代表的には 250~300 nm) とする。本実施例で は 250nm厚のTa(タンタル)及びTaN(窒化タンタ ル) の積層膜(例えばTa/TaN)を用いて線幅3μ mのゲイト電極を形成する。

【0028】また、ゲイト電極103としては、少なく とも 600℃ (好ましくは 800℃) の温度に耐えうる耐熱 性を有する材料(タンタル、タングステン、チタン、ク ロム、モリブデン、導電性シリコン等)を用いる。その 理由は後述する。ここで1回目のパターニング工程(ゲ イト電極形成)が行われる。

【0029】次に、窒化珪素膜104(膜厚は0~200 nm、代表的には25~100 nm、好ましくは50nm)、SiO x Ny で示される酸化窒化珪素膜又は酸化珪素膜(膜厚 は 150~800 nm、代表的には 200~500 nm、好ましくは 300~400 nm) 105からなるゲイト絶縁層を形成し、 その上に珪素を主成分とする非晶質半導体膜106を形 成する。本実施例では非晶質珪素膜を例とするが他の化 合物半導体膜(ゲルマニウムを含有する非晶質珪素膜 等)を用いても良い。

【0030】また、本願発明はチャネルエッチング型の ボトムゲイト構造であるので、非晶質珪素膜106の膜 厚は厚く形成しておく。 膜厚範囲は 100~600 nm (典型 的には 200~300 nm、好ましくは250 nm) とする。本実 施例では200 nmとする。また、後述するが、最適な膜厚 は本願発明のTFTにどの様なオフセット領域、LDD 50 はリン、砒素またはアンチモン)をイオン注入法(質量

領域を設けるかによって適宜決定する必要がある。

【0031】なお、本実施例では減圧熱CVD法により 非晶質珪素膜106を成膜するが、成膜の際に炭素、酸 素、窒素といった不純物の濃度を徹底的に管理すること が望ましい。これらの不純物が多いと後の結晶化を阻害 する恐れがある。

8

【0032】本実施例では成膜した非晶質珪素膜中にお ける各不純物の濃度が、炭素及び窒素が 5×10¹⁸atoms/ cm³ 未満(代表的には 5×10¹⁷atoms/cm³ 以下)、酸素 10 が 1.5×10¹⁹atoms/cm³ 未満(代表的には 1×10¹⁸atom s/cm^3 以下)となる様に制御する。この様な管理を行っ ておけば最終的にTFTのチャネル形成領域中に含まれ る不純物濃度は上記範囲内に収まる。

【0033】こうして図1(A)の状態が得られる。そ の次に、珪素の結晶化を助長する触媒元素(代表的には ニッケル)を含んだ溶液をスピンコート法により塗布 し、Ni (ニッケル) 含有層107を形成する。詳細な 条件は本発明者らによる特開平7-130652号公報記載の技 術 (ここでは同公報の実施例1)を参照すると良い。な お、同公報の実施例2に記載された技術を用いても良 い。(図1(B))

【0034】なお、同公報ではNiを含んだ水溶液を塗 布する手段を示しているが、以下の添加手段を用いるこ とも可能である。

- (1) イオン注入法又はイオンドーピング法による直接 的添加。
- (2) Ni電極を用いたプラズマ処理による添加。
- (3) CVD法、スパッタ法または蒸着法によるNi膜 またはNix Siy (ニッケルシリサイド) 膜の形成。 【0035】また、珪素の結晶化を助長する触媒元素と しては、Ni以外にもGe(ゲルマニウム)、Co(コ バルト) ´、白金(P t ̈) 、パラジウム(P d)、鉄(F e)、銅(Cu)、金(Au)、鉛(Pb)等を用いる ことができる。

【0036】Ni含有層107を形成したら、450~50 0 ℃ 2 時間程の加熱処理(水素出し工程)の後、 500~ 700 ℃ (代表的には 550~600 ℃) の温度で 2~12時間 (代表的には 4~8 時間) の加熱処理を行い、結晶構造 を有する半導体膜(本実施例の場合には結晶性珪素膜 (ポリシリコン膜)) 108を得る。本実施例の場合、 結晶化は非晶質珪素膜106の表面近傍から始まり、概 略矢印の方向に向かって進行する。(図1(C)) 【0037】次に、レーザー光またはそれと同等の強度

を持つ強光を照射することにより結晶性珪素膜108の 結晶性の改善工程を行う。ここでは粒内欠陥の低減、不 整合粒界の低減及び非晶質成分の結晶化などが行われ、 非常に結晶性に優れた結晶性珪素膜109が得られる。 (図1 (D))

【0038】次に、15族から選ばれた元素(代表的に

分離あり) またはイオンドーピング法(質量分離なし) により添加する。本実施例では結晶性珪素膜109の表 面から深さ30~100nm (代表的には30~50nm) の範囲に おいて、リン濃度が 1×10¹⁹~ 3×10²¹atoms/cm³ (代 表的には $1 \times 10^{20} \sim 1 \times 10^{21} \text{atoms/cm}^3$) となる様に調

【0039】本実施例ではこの様にして形成された高濃 度のリンを含む領域110をn⁺ 層(または第1の導電 層) と呼ぶ。この層の厚さは30~100nm (代表的には30 \sim 50nm) の範囲で決定する。この場合、 ${f n}^+$ 層 ${f 1}$ ${f 1}$ ${f 0}$ 後にソース/ドレイン電極の一部として機能する。本実 施例では30nm厚のn+ 層を形成する。

【0040】また、n+ 層110の下に形成される低濃 度にリンを含む領域111をn 層(または第2の導電 層) と呼ぶ。この場合、n 層111はn 層110よ りも高抵抗となり、後に電界緩和のためのLDD領域と して機能する。本実施例では30nm厚のn - 層を形成す る。 (図1 (E))

【0041】また、この時、リンを添加する際の深さ方 向の濃度プロファイルが非常に重要である。この事につ いて図4を用いて説明する。なお、図4に示す濃度プロ ファイルは加速電圧を80keV 、RF電力を20Wとして イオンドーピング法によりフォスフィン(PH3)を添 加した場合の例である。

【0042】図4において、401は結晶性珪素膜、4 02は添加されたリンの濃度プロファイルを示してい る。この濃度プロファイルはRF電力、添加イオン種、 加速電圧等の設定条件によって決定される。

【0043】この時、濃度プロファイル402のピーク 値はn゚ 層403内部又は界面近傍にあり、結晶性珪素 膜401の深くにいく程(ゲイト絶縁膜に向かうほ ど)、リン濃度は低下する。この時、リン濃度は膜内部 全域に渡って連続的に変化するため n + 層 4 0 3 の下に は必ずn 層404が形成される。

【0044】そして、このn ⁻ 層404の内部において もリン濃度は連続的に低下していく。本実施例では、リ ン濃度が 1×10¹⁹atoms/cm³ を超える領域を n ⁺ 層 4 0 3として考え、 5×10¹⁷~ 1×10¹⁹atoms/cm³ の濃度範 囲にある領域をn‐層404として考えている。ただ し、明確な境界は存在しないため、目安として考えてい る程度である。

【0045】また、リン濃度が極端に低下した領域及び そのさらに下層は真性または実質的に真性な領域(i 層)405となる。なお、真性な領域とは意図的に不純 物が添加されない領域を言う。また、実質的に真性な領 域とは、不純物濃度(ここではリン濃度)が珪素膜のス ピン密度以下である領域又は不純物濃度が 1×10¹⁴~ 1 $imes 10^{17} {
m atoms/cm}^3$ の範囲で一導電性を示す領域を指す。

【0046】この様な真性または実質的に真性な領域は ${\bf n}^-$ 層404の下に形成される。ただし、 ${\bf i}$ 層405は ${\it 50}$

基本的にチャネル形成領域と同一導電型の半導体層から 構成される。即ち、チャネル形成領域が弱いn型又はp 型を示す様な場合には、同様の導電型を示す。

【0047】この様に、n+ 層の形成にイオン注入法ま たはイオンドーピング法を用いることによりn゚ 層の下 にn- 層を形成することができる。従来の様にn+ 層を 成膜で設けた場合にはこの様な構成は実現できない。ま た、イオン添加時の条件を適切に設定することでn⁺ 層 とn⁻ 層の厚さ制御を容易に行うことができる。

【0048】特に、n 層111の厚さは後にLDD領 域の厚さとなるため、非常に精密な制御が必要である。 イオンドーピング法等では添加条件の設定によって深さ 方向の濃度プロファイルが精密に制御できるので、LD D領域の厚さ制御が容易に行える。本願発明ではn 層 1 1 1 の厚さを30~200 nm (代表的には50~150 nm) の 範囲で調節すれば良い。

【0049】次に、図1 (E) の状態が得られたら、 5 00~700 ℃ (代表的には 600~650℃) の温度で 0.5~8 時間 (代表的には 1~4 時間) の加熱処理 (ファーネ スアニール)を行い、i層中のNiをn⁺/n⁻層へと 移動させる。この時、Niは概略矢印の方向に向かって ゲッタリングされる。 (図2(A))

【0050】この様に、本実施例はn⁺ 層110、n⁻ 層111に含まれたリンをNiをゲッタリングするため に利用し、n+ /n- 層をゲッタリング領域として活用 する点に大きな特徴がある。また、Niをゲッタリング した n^+ $/ n^-$ 層の一部はそのままソース/ドレイン領 域を構成する第1及び第2の導電層として残るが、ゲッ タリング後は不活性なリン化ニッケルとなるので問題は

【0051】また、この場合、Niが移動すべき距離は 結晶性珪素膜の膜厚分に相当する距離でしかないので非 常に速やか(短時間のうち)にゲッタリングが終了す る。そのため、(1)添加するリン濃度の低減、(2) 加熱処理温度の低下、(3)加熱処理時間の短縮化を実

【0052】なお、本実施例ではガラス基板上にTFT を作製するのでガラスの耐熱性でプロセス最高温度が決 定されてしまう。しかしながら、基板として石英基板な ど耐熱性の高い基板を用いれば、ゲッタリングのための 加熱処理の最高温度を 1000℃ (好ましくは 800℃) に まで上げることができる。温度が 800℃を超えるとゲッ タリング領域から被ゲッタリング領域へのリンの逆拡散 が起こり始めるので好ましくない。

【0053】また、ゲイト電極103の耐熱性を少なく とも 600℃ (好ましくは 800℃) の温度に耐えうる様に したのは、このゲッタリング工程を考慮しての事であ る。勿論、ゲッタリング工程をファーネスアニールによ らず、ランプアニール等で行う場合にはゲイト電極の許 容範囲も広がる。

【0054】こうして触媒元素を n^+ $/ n^-$ 層へとゲッタリングすると、i 層に含まれるNi 濃度は 5×10^{17} at oms/cm 3 以下にまで低減される。なお、現状ではSIMS(質量二次イオン分析)の検出限界の都合で 2×10^{17} atoms/cm 3 以下となることしか判らないが、おそらくi 層中のスピン密度以下(1×10^{14} atoms/cm 3 位)まで低減されているものと予想される。

【0055】 触媒元素のゲッタリング工程が終了した 6、結晶性珪素膜のパターニングを行い、島状半導体層 112を形成する。この時、最終的にTFTが完成した 10時にキャリアの移動方向に対して垂直な方向の長さ(チャネル幅 (W))が $1\sim30\,\mu$ m (代表的には $10\sim20\,\mu$ m) となる様に調節する。ここで 2 回目のパターニング 工程が行われる。(図 2 (B))

【0056】ここで図面上には図示されないが、露出したゲイト絶縁層の一部をエッチングし、ゲイト電極(第1配線)と次に形成する電極(第2配線)との電気的接続をとるためのコンタクトホール(図2(D)の119で示される領域)を開口する。ここで3回目のパターニング工程が行われる。

【0057】次に、導電性を有する金属膜(図示せず)を成膜し、パターニングによりソース電極113、ドレイン電極114を形成する。本実施例ではTi(50nm)/Al(200~300 nm)/Ti(50nm)の3層構造からなる積層膜を用いる。また、上述の様にゲイト電極と電気的に接続するための配線も同時に形成されている。ここで4回目のパターニング工程が行われる。(図2

【0058】また、後述するが、ゲイト電極103の真上の領域、即ちソース電極113とドレイン電極114とで挟まれた領域(以下、チャネルエッチング領域と呼ぶ)115の長さ(C_1 で示される)が後にチャネル形成領域とオフセット領域の長さを決定する。 C_1 は $2\sim20\mu$ m(代表的には $5\sim10\mu$ m)の範囲から選べるが、本実施例では $C_1=4\mu$ mとする。

【0059】次に、ソース電極113及びドレイン電極114をマスクとしてドライエッチングを行い、自己整合的に島状半導体層112をエッチングする。そのため、チャネルエッチング領域115のみでエッチングが進行する。(図2(D))

【0060】この時、 n^+ 層110は完全にエッチングされ、真性または実質的に真性な領域(i 層)のみが残された形でエッチングを止める。本願発明では最終的に $10\sim100~nm$ (代表的には $10\sim75nm$ 、好ましくは $15\sim45nm$)の半導体層のみを残す。本実施例では30nm厚の半導体層を残すことにする。

【0061】こうして島状半導体層112のエッチング (チャネルエッチング工程)が終了したら、保護膜11 6として酸化珪素膜また窒化珪素膜を形成して、図2 (D) に示す様な構造の逆スタガ型TFTを得る。 【0062】この状態において、チャネルエッチングされた島状半導体層112のうち、ゲイト電極113の真上に位置する領域はチャネル形成領域117となる。本実施例の構成ではゲイト電極幅がチャネル形成領域の長さに対応し、 L_1 で示される長さをチャネル長と呼ぶ。また、ゲイト電極113の端部よりも外側に位置する領域118は、ゲイト電極113からの電界が及ばず、オフセット領域となる。この長さは X_1 で示される。

12

【0063】本実施例の場合、ゲイト電極113の線幅 $(L_1$ に相当する)が 3μ mであり、チャネルエッチング領域115の長さ $(C_1$) が 4μ mであるので、オフセット領域の長さ $(X_1$) は 0.5μ mとなる。

【0064】ここで、ドレイン領域(ドレイン電極114と接する半導体層)を拡大したものを図3に示す。図3において、103はゲイト電極、301はチャネル形成領域、302はn⁺層(ソースまたはドレイン電極)、303、304は膜厚の異なるオフセット領域、305はn⁻層(LDD領域)である。

【0065】なお、ここでは説明しないがソース領域 (ソース電極113と接する半導体層)も同様の構造を 有している。

【0066】また、図3に示す構造は模式的に記されているが、各領域の膜厚関係には注意が必要である。本願発明を構成するにあたって最も好ましい構成は、膜厚の厚さが n^+ 層302< n^- 層305<t

【0067】なぜならば n^+ 層302は電極として機能するだけなので薄くで十分である。一方、 n^- 層305及びオフセット領域304は電界緩和を効果的に行うために適切な厚さが必要である。

【0068】本実施例の構成では、チャネル形成領域301からn⁺ 領域302に至るまでに膜厚の異なる二つのオフセット領域303、304及びLDD領域305が存在する。なお、303はマスク合わせにより形成される膜面方向のオフセット領域であり、マスクオフセット領域と呼ぶ。

【0069】また、304はi層の膜厚分に相当する膜厚方向のオフセット領域であり、厚さオフセット領域と呼ぶ。厚さオフセット領域304の厚さは100~300 nm (代表的には150~200nm)の範囲で決定すれば良い。ただし、チャネル形成領域の膜厚よりも膜厚をが厚くする必要がある。チャネル形成領域よりも膜厚が薄いと良好なオフセット効果を望めない。

【0070】この様なオフセット+LDDからなる構造を本発明者らはHRD(High Resistance Drain)構造と呼び、通常のLDD構造とは区別して考えている。本実施例の場合、HRD構造はマスクオフセット+厚さオフセット+LDDの3段構造で構成されることになる。

【0071】この時、LDD領域303はLDD領域の50 膜厚及び不純物濃度によって制御されるため、非常に再

13

現性が高く、特性バラツキが小さいという利点を有す る。パターニングによって形成されたLDD領域ではパ ターニング誤差による特性バラツキが問題となることは 従来例で述べた通りである。

【0072】なお、マスクオフセット領域303の長さ (X1) はパターニングによって制御されるため、パタ ーニングやガラスの縮み等による誤差の影響を受ける。 しかしながら、その後に厚さオフセット領域304とL DD領域305とが存在するので誤差による影響は緩和 され、特性バラツキを小さくすることができる。

【0073】なお、マスクオフセットの長さ(X_1)は チャネル長(L1)とチャネルエッチング領域の長さ (C_1) を用いて $(C_1 - L_1)$ / 2で表される。従っ て、ソース/ドレイン電極形成時のパターニング工程に よって所望のオフセット長(X₁)を設定することが可 能である。本実施例の構成ではオフセット長(X_1)は 0.3~3 μm (代表的には1~2 μm) とすることがで

【0074】なお、図2 (D) に示す様な構造の逆スタ ガ型TFTは、従来の非晶質珪素膜を活性層(島状半導 体層)として利用したTFTでは実現できない。なぜな らば、非晶質珪素膜を用いる場合、ソース/ドレイン電 極とゲイト電極とがオーバーラップする様な構造にしな いとキャリア(電子または正孔)の移動度が極めて遅く なってしまうからである。

【0075】ソース/ドレイン電極とゲイト電極とがオ ーバーラップする様な構造にしたとしても非晶質珪素膜 を用いたTFTのモビリティ(電界効果移動度)はせい ぜい1~10cm²/Vs程度である。それに対して本実施例の 様な構造を採用してしまってはモビリティが低すぎてス イッチング素子として機能しない。

【0076】ところが、本願発明では活性層として結晶 性珪素膜を利用しているのでキャリア移動度が十分に速 い。従って、本実施例の様な構造としても十分なモビリ ティを得ることが可能である。即ち、本実施例の構造は 半導体層として結晶構造を有する半導体膜を用いたから こそ実現できるのである。

【0077】また、本実施例の逆スタガ型TFTは、H RD構造を有しているので衝突電離によるホットキャリ ア注入などの劣化現象に対して非常に強く、高い信頼性 を有している。しかも、LDD領域の効果が支配的な 上、そのLDD領域が非常に制御性よく形成されている ので特性バラツキが非常に小さい。

【0078】そのため、本実施例の様な構造は高耐圧を 必要とし、高い動作速度はそれほど必要としない様な回 路を構成するTFTに好適である。

【0079】また、本実施例の作製工程に示した様に、 図2(D)に示した構造の逆スタガ型TFTを得るのに 4枚のマスクしか必要としていない。これは従来のチャ ネルストップ型TFTが6枚マスクを必要としていた事 50 プ領域504、LDD領域505がそれぞれの膜厚で制

を考えると、スループット及び歩留りが飛躍的に向上す ることを意味している。

【0080】以上の様に、本実施例の構成によれば量産 性の高い作製工程によって、高い信頼性と再現性を有す るボトムゲイト型TFTを作製することが可能である。

【0081】なお、本実施例の作製工程に従って作製し たポトムゲイト型TFT(Nチャネル型TFT)のモビ リティは30~250cm²/Vs (代表的には10~150cm²/Vs)、しきい値電圧は0~3Vを実現しうる。

10 【0082】 [実施例2] 本実施例では本願発明の構成 において、実施例1とは異なる構成例を示す。TFTの 作製工程は基本的には実施例1に従えば良いので、本実 施例では必要な部分のみを説明することにする。

【0083】まず、実施例1の作製工程に従って図5 (A) の状態を得る。ここで実施例1と異なる点は、ソ ース電極501、ドレイン電極502を形成する際にチ ャネルエッチング領域500の長さをC2とする点にあ る。この時、 C_2 はゲイト電極幅よりも狭く、 $2\sim 9~\mu$ m (代表的には2~4 μ m) の範囲で選ばれる。即ち、 ゲイト電極とソース/ドレイン電極とがオーバーラップ する様に設けることが本実施例の特徴となる。

【0084】この状態で実施例1に示した様にチャネル エッチング工程を行い、保護膜を設けると図5(B)の 状態を得る。この時、503で示される領域がチャネル 形成領域となり、そのチャネル長は L_2 ($=C_2$) で表 される。また、マスク設計によりオーバーラップさせた 領域(マスクオーバーラップ領域と呼ぶ)504の長さ (Y_2) はゲイト電極幅をEとすると、($E-L_2$)/ 2で表される。

【0085】図5 (C) はドレイン領域の拡大図である が、TFT動作時のキャリアは、チャネル形成領域50 3 (厚さ50nm) 、マスクオーバーラップ領域 5 0 4 (厚 さ160 nm) 、LDD領域505 (厚さ50nm) を通ってn * 層506(厚さ40nm)、ドレイン電極502へと到達

【0086】なお、この場合、マスクオーバーラップ領 域504にもゲイト電極からの電界が形成されるが、L DD領域505に近づくにつれて電界は弱まるので、そ の様な領域は実質的にLDD領域と同様の機能を持つ。 勿論、さらにLDD領域505に近づけば完全に電界が 形成されなくなり、オフセット(厚さオフセット)領域 としても機能しうる。

【0087】この様に本実施例の構造ではHRD構造 が、オーバーラップによる実質的なLDD+厚さオフセ ット+低濃度不純物によるLDDで構成される。また、 オーバーラップ領域504の膜厚が薄い場合には、オー バーラップによる実質的なLDD+低濃度不純物による LDDのみからなるLDD構造もとりうる。

【0088】本実施例の構成においても、オーバーラッ

御されるので非常に特性バラツキが小さい。また、オー バーラップ領域の長さ(Y2)はパターニング等による 誤差を含むが、オーバーラップによるLDD、厚さ方向 のオフセット及び低濃度不純物によるLDDはその様な 誤差の影響を受けないのでY2 の誤差による特性バラツ キは緩和される。

【0089】なお、本実施例の様な構造はオフセット成 分が少なく、高い動作速度を必要とする様な回路を構成 するTFTに好適である。

【0090】また、本実施例の構造では衝突電離によっ 10 てチャネル形成領域内に蓄積した少数キャリアが速やか にソース電極へと引き抜かれるので基板浮遊効果を起こ しにくいという利点を有する。そのため、動作速度が速 い上に非常に耐圧特性の高いTFTを実現することが可 能である。

【0091】〔実施例3〕本実施例では本願発明の構成 において、実施例1、2とは異なる構成例を示す。 TF Tの作製工程は基本的には実施例1に従えば良いので、 本実施例では必要な部分のみを説明することにする。

【0092】まず、実施例1の作製工程に従って図6 (A) の状態を得る。ここで実施例1と異なる点は、ソ ース電極601、ドレイン電極602を形成する際にチ ャネルエッチング領域600の長さをC3とする点にあ る。この時、C3 はゲイト電極幅と一致させるため、1 ~10 µ m (代表的には3~5 µ m) となる。

【0093】この状態で実施例1に示した様にチャネル エッチング工程を行い、保護膜を設けると図6(B)の 状態を得る。この時、603で示される領域がチャネル 形成領域となり、そのチャネル長は L_3 ($=C_3$) で表 される。

【0094】図6 (C) はドレイン領域の拡大図である が、TFT動作時のキャリアは、チャネル形成領域60 3 (厚さ100 nm)、厚さオフセット領域604(厚さ15 0 nm) 、LDD領域605 (厚さ100 nm) を通ってn⁺ 層606 (厚さ50nm)、ドレイン電極602へと到達す る。即ち、本実施例の構造ではHRD構造が厚さオフセ ット+LDDの2段構造で構成される。

【0095】本実施例の構成においても、厚さオフセッ ト領域604、LDD領域605がそれぞれの膜厚で制 御されるので非常に特性バラツキが小さい。また、十分 な耐圧特性を得ることが可能である。

【0096】 [実施例4] 本実施例では本願発明の構成 において、実施例1~3とは異なる構成例を示す。 TF Tの作製工程は基本的には実施例1に従えば良いので、 本実施例では必要な部分のみを説明することにする。

【0097】まず、実施例1の作製工程に従って図7 (A) の状態を得る。ここで実施例1と異なる点は、ソ ース電極701、ドレイン電極702を形成する際にソ ース電極またはドレイン電極のいずれか一方をゲイト電 極にオーバーラップさせ、他方はオーバーラップさせな *50* 808、809、p 層810、811が形成されてい

い構成とする点にある。

【0098】なお、本実施例ではチャネルエッチング領 域700の長さをC4とする。この時、C4は1~10 μ m (代表的には3~6 μ m) の範囲で選ばれる。

【0099】この状態で実施例1に示した様にチャネル エッチング工程を行い、保護膜を設けると図7(B)の 状態を得る。この時、703で示される領域がチャネル 形成領域となり、そのチャネル長はL4 (= C4 - X) 4) で表される。

【0100】ここで、X4 はマスクオフセット領域70 4の長さである。 X4 の数値範囲については実施例1を 参考にすれば良い。また、マスクオーバーラップ領域 7 05の長さの数値範囲は実施例2を参考にすれば良い。

【0101】本実施例は、実施例1で説明したHRD構 造と実施例2で説明したHRD構造(またはLDD構 造)とを組み合わせた構成である。構造的な説明は実施 例1及び実施例2で既に説明したのでここでの説明は省 略する。

【0102】本実施例の様な構造を採用する場合、特に 20 ソース領域に実施例2に示したHRD構造(またはLD D構造)を用い、ドレイン領域に実施例1で説明したH RD構造を用いることが好ましい。

【0103】例えば、ドレイン領域側のチャネル端部 (接合部) では特に電界集中が激しく、実施例1に示し た様な抵抗成分の多いHRD構造が望ましい。逆に、ソ ース側ではそこまでの髙耐圧対策は必要ないので、実施 例2に示した様な抵抗成分の少ないHRD (またはLD D) 構造が適している。

【0104】なお、本実施例において、ソース/ドレイ 30 ン領域側のいずれか一方に実施例2の構成を組み合わせ ることも可能である。この様に、実施例1~3に示した HRD構造またはLDD構造を実施者が適宜選択してソ ース/ドレイン領域に採用し、回路設計を鑑みて最適な 構造を設計すれば良い。この場合、 $3^2 = 9$ 通りの組み 合わせパターンが可能である。

【0105】 [実施例5] 本実施例では実施例1~4に 示した構成のボトムゲイト型TFTを用いてCMOS回 路 (インバータ回路) を構成する場合の例について図8 を用いて説明する。なお、CMOS回路は同一基板上に 40 形成されたNチャネル型TFT (NTFTと略記する) とPチャネル型TFT (PTFTと略記する)とを相補 的に組み合わせて構成する。

【0106】図8は実施例4に示した構成を利用したC MOS回路であり、801はPTFTのソース電極、8 02はNTFTのソース電極、803はN/P共通のド レイン電極である。

【0107】また、NTFTは実施例1で説明した作製 工程によってn+ 層804、805、n- 層806、8 07が形成されている。一方、PTFTの方にはp⁺⁺層 る。

【0108】なお、同一基板上にCMOS回路を作製す ることは非常に容易である。本願発明の場合、まず、実 施例1の工程に従って図2(B)の状態を得る。

17

【0109】この状態ではN型/P型関係なく15族か ら選ばれた元素が全面に添加されているが、PTFTを 作製する場合にはNTFTとする領域をレジストマスク 等で隠して13族から選ばれた元素(代表的にはボロ ン、インジウムまたはガリウム)を添加すれば良い。

【0110】本実施例ではボロンを例にとるが、この 時、ボロンはリンの濃度の少なくとも3倍以上(代表的 には 3×10^{19} ~ 1×10^{22} atoms/cm³ 、好ましくは 3×10 $20\sim 3\times 10^{21} a toms/cm^3$)に添加して導電性を反転させ なければならない。また、n⁺層及びn⁻層全てを完全 にp⁺⁺層及びp⁻層に反転させるためには、ボロン添加 時の濃度プロファイルを調節してリンの添加深さよりも 深く添加することが重要である。

【0111】従って、ボロンの膜中における濃度プロフ ァイルは図9の様になる。図9において、900は半導 体層、901はボロン添加前のリンの濃度プロファイ ル、902はボロン添加後のボロンの濃度プロファイ ル、903はp⁺⁺層、904はp⁻ 層、905はi層で ある。

【0112】この時、p⁺⁺層903の厚さは10~150 nm (代表的には50~100 nm) とし、P 層904の厚さは 30~300 nm (代表的には 100~200 nm) とする。ただ し、PTFTは元来劣化に強いのでp⁻層をLDD領域 として利用する必要性は必ずしもない。わざわざ p 一層 904の膜厚について言及したのは、イオン注入法等の 添加手段を用いる限り、連続的に変化する濃度勾配によ って必ず p - 層が形成されるからである。

【0113】ところで、本実施例ではNTFTとPTF Tのどちらもソース領域側には実施例2に示した構成の HRD構造(オーバーラップ領域を利用したタイプ)を 用い、ドレイン領域側には実施例1に示した構成のHR D構造(マスクオフセットを利用したタイプ)を設けて

【0114】そのため、上面図で明らかな様にPTFT のソース領域側にはYiの長さを持つオーバーラップ領 域を有し、ドレイン領域側にはXiの長さを持つマスク オフセット領域を有している。また、NTFTのソース 領域側にはYjの長さを持つオーバーラップ領域を有 し、ドレイン領域側にはXjの長さを持つマスクオフセ ット領域を有している。

【0115】この時、XiとXj、YiとYjの長さは それぞれマスク設計によって自由に調節できる。従っ て、それぞれの長さは回路構成の必要に応じて適宜決定 すれば良く、Nチャネル型とPチャネル型とで揃える必 要はない。

通ドレインとなる領域の耐圧特性を高くすることができ るので、動作電圧の高い回路を構成する場合において、 非常に有効な構成である。

【0117】なお、実施例1~4に示した構成のTFT を用いたCMOS回路の構成を図8に示したが、これ以 外の全ての組み合わせも可能であることは言うまでもな い。可能な構成パターンとしては、一つのTFTについ て9通りあるので、CMOS回路では9 $^2=81$ 通りが ある。これらの複数の組み合わせの中から、回路が必要 10 する性能に応じて最適な組み合わせを採用していけば良 い。

【0118】また、本実施例に示した様に本願発明はP TFTにも容易に適用することができる。その場合、本 願発明のボトムゲイト型TFT(PTFT)のモビリテ ィは30~150cm²/Vs (代表的には10~100cm²/Vs)、し きい値電圧は-1~-3Vを実現しうる。

【0119】 [実施例6] 本実施例では、珪素の結晶化 を助長する触媒元素としてGe(ゲルマニウム)を利用 した場合の例をついて説明する。Geを利用する場合、 汎用性の高さからイオン注入法、イオンドーピング法ま たはプラズマ処理による添加を行うことが好ましい。ま た、Geを含む雰囲気中で熱処理を行うことで気相から 添加することも可能である。

【0120】GeはSi (シリコン) と同じ14族に属 する元素であるため、Siとの相性が非常に良い。Ge とSiとの化合物 (Six Gel-x で示される。ただし0< X<1) は本願発明の半導体層として活用することもで きることは既に述べた。

【0121】そのため、本実施例の様にGeを用いた非 晶質珪素膜の結晶化を行った場合、結晶化後に触媒元素 をゲッタリングする必要性がない。勿論、ゲッタリング 工程を行っても構わないが、TFT特性に影響はない。

【0122】従って、ゲッタリング工程の加熱処理を省 略することができるので製造工程のスループットが大幅 に向上する。また、Six Gel-x 膜を用いたTFTは高い モビリティを示すことが知られているので、珪素膜中に おけるGeの含有量が適切であれば動作速度の向上も期 待しうる。

【0123】なお、本実施例の構成は実施例1~5のい ずれの構成に対しても適用することが可能である。

【0124】 [実施例7] 本実施例では、本願発明のT FTに対してしきい値電圧を制御するための工夫を施し た場合の例について説明する。

【0125】しきい値電圧を制御するために13族(代 表的にはボロン、インジウム、ガリウム) または15族 (代表的にはリン、砒素、アンチモン) から選ばれた元 案をチャネル形成領域に対して添加する技術はチャネル ドープと呼ばれている。

【0126】本願発明に対してチャネルドープを行うこ 【0116】また、この様な構造ではСМОS回路の共 50 とは有効であり、以下に示す2通りの方法が簡易で良

V١.

【0127】まず、非晶質珪素膜を成膜する時点において成膜ガスにしきい値電圧を制御するための不純物を含むガス(例えばジボラン、フォスフィン等)を混在させ、成膜と同時に所定量を含有させる方式がある。この場合、工程数を全く増やす必要がないが、N型及びP型の両TFTに対して同濃度が添加されるため、両者で濃度を異ならせるといった要求には対応できない。

【0128】次に、図2(D)で説明した様なチャネルエッチング工程(チャネル形成領域の形成工程)が終了した後で、ソース/ドレイン電極をマスクとしてチャネル形成領域(またはチャネル形成領域とマスクオフセット領域)に対して選択的に不純物添加を行う方式がある。

【0129】添加方法はイオン注入法、イオンドーピング法、プラズマ処理法、気相法(雰囲気からの拡散)、固相法(膜中からの拡散)など様々な方法を用いることができるが、チャネル形成領域が薄いので、気相法や固相法等の様にダメージをあたえない方法が好ましい。

【0130】なお、イオン注入法等を用いる場合には、 TFT全体を覆う保護膜を設けてから行えばチャネル形 成領域のダメージを減らすことができる。

【0131】また、不純物を添加した後はレーザーアニール、ランプアニール、ファーネスアニールまたはそれらを組み合わせて不純物の活性化工程を行う。この時、チャネル形成領域が受けたダメージも殆ど回復する。

【0132】本実施例を実施する場合、チャネル形成領域には $1\times10^{15}\sim5\times10^{18}{\rm atoms/cm}^3$ (代表的には $1\times10^{15}\sim5\times10^{17}{\rm atoms/cm}^3$) の濃度でしきい値電圧を制御するための不純物を添加すれば良い。

【0133】そして、本実施例を本願発明のTFTに実施した場合、Nチャネル型TFTのしきい値電圧を 0.5~2.5 Vの範囲に収めることができる。また、Pチャネル型TFTに適用した場合にはしきい値電圧を-0.1~-2.0Vの範囲に収めることが可能である。

【0134】なお、本実施例の構成は実施例1~6のいずれの構成との組み合わせも可能である。また、実施例5のCMOS回路に適用する場合、N型TFTとP型TFTとで添加濃度や添加する不純物の種類を異なるものとすることもできる。

【0135】 〔実施例8〕 図2 (D) に示した構造では、島状半導体層を完全に囲む様にしてソース電極113とドレイン電極114とが形成されている。本実施例ではこれとは別の構成について説明する。

【0136】図10(A)に示す構造は、基本的には図2(D)と似ているが、ソース電極11及びドレイン電極12の形状が異なる点に特徴がある。即ち、一部において島状半導体層(厳密にはソース/ドレイン領域)よりもaで示される距離だけ内側にソース電極11及びドレイン電極12が形成されている。

【0137】また、13で示される領域は、チャネル形成領域14と同じ膜厚を有する領域であり、距離 a の幅を持つ。図面上では模式的に表しているが、距離 a は $1\sim300~\mu$ m (代表的には $10\sim200~\mu$ m) である。

【0138】ここで作製工程と照らし合わせて本実施例の特徴を説明する。本実施例では図10(B)に示す様にソース電極11及びドレイン電極12を形成する。こで15は島状半導体層であり、端部16が露出する。

【0139】この状態でチャネルエッチング工程を行う 10 と、ソース電極11及びドレイン電極12がマスクとなって自己整合的に島状半導体層15がエッチングされる。この場合、端部16も同時にエッチングされる。

【0140】この様にして図10(A)の様な構造が得られる。従って、端部16がチャネル形成領域14と同じ膜厚を有することは明らかである。

【0141】この島状半導体層の突出部13を形成する理由は以下の2つがある。

(1) チャネルエッチング工程におけるエッチングモニ タとして利用する。

70 (2)後工程で保護膜や層間絶縁膜を形成する際に、島 状半導体層の段差によるカバレッジ不良を低減する。

【0142】エッチングモニタとしては、製造過程における抜き取り検査によってチャネル形成領域が適切な膜厚となっているかどうかを検査する場合に用いる。

【0143】なお、本実施例の構成は実施例1~7のいずれの構成とも組み合わせることが可能である。

【0144】 [実施例9] 本実施例では実施例5に示したCMOS回路(インバータ回路)の回路構成の例について図11を用いて説明する。

30 【0145】図11(A)に示すのは、図8に示したものと同一構造のCMOS回路である。この場合、回路構成はゲイト電極20、N型TFTの半導体層21、P型TFTの半導体層22、N型TFTのソース電極23、P型TFTのソース電極24、共通ドレイン電極25から構成される。

【0146】なお、各端子部a、b、c、dはそれぞれ 図11(C)に示したインバータ回路の端子部a、b、 c、dに対応している。

【0147】次に、図11(B)に示すのは、N型TF 40 TとP型TFTとでドレイン領域となる半導体層を共通化した場合の例である。各符号は図11(A)で説明した符号に対応している。

【0148】図11(B)の構造ではTFT同士を非常に高い密度で形成することができるため、回路を高集積化する場合などに非常に有効である。共通化した半導体層はPN接合を形成するが問題とはならない。

【0149】 [実施例10] 本実施例では、実施例1~5の構成のTFT及びCMOS回路を作製する過程において、加熱処理の手段としてランプアニールを用いる場50 合の例を示す。

【0150】ランプアニールとしてはRTA(Rapid Th ermal Anneal) による熱処理が知られている。これは赤 外ランプからの強光を照射することにより短時間(数秒 から数十秒)で髙温の加熱処理を行う技術であり、スル ープットが非常に良い。また、赤外光以外に補助的に紫 外光を用いる場合もある。

【0151】本願発明においては、非晶質半導体膜の結 晶化工程、結晶性半導体膜の結晶性改善工程、触媒元素 のゲッタリング工程、しきい値制御のための不純物の活 性化工程等に加熱処理を行う。この様な時に本実施例を 利用することができる。 /

【0152】なお、本実施例の構成と他の実施例の構成 とは自由に組み合わせることが可能である。

【0153】 [実施例11] 本実施例では実施例1とは 異なる手段で触媒元素のゲッタリングを行う場合につい て説明する。

【0154】実施例1では15族から選ばれた元素のみ を利用してゲッタリング工程を行っているが、触媒元素 のゲッタリング工程は13族及び15族から選ばれた元 素が添加された状態でも実施することができる。

【0155】その場合、まず図1(E)に示す状態を得 たら、Nチャネル型TFTとなる領域のみをレジストマ スクで隠して次にボロンを添加する。即ち、Nチャネル 型TFTとなる領域にはリンのみが存在し、Pチャネル 型TFTとなる領域にはボロンのみが存在する。

【0156】そして、その状態で加熱処理を行い、触媒 元素のゲッタリング工程を実施すれば良い。本発明者ら の実験ではリンのみによるゲッタリング効果よりもリン + ボロンによるゲッタリング効果の方が効果が高いこと が確かめられている。ただし、ボロンのみではゲッタリ ング効果はなく、リン+リンよりも高濃度のボロンとい う組み合わせの時に高いゲッタリング効果を示した。

【0157】なお、本実施例の構成と他の実施例の構成 とは自由に組み合わせることが可能である。

【0158】 [実施例12] 基板として耐熱性の高い石 英基板やシリコン基板を用いている場合、n⁺ 導電層及 $\mathbf{U}\mathbf{n}^-$ 導電層を形成する前にハロゲン元素を含む酸化性 雰囲気中で700~1100℃程度の加熱処理を行うことも有 効である。これはハロゲン元素による金属元素のゲッタ リング効果を利用する技術である。

【0159】また、この技術と実施例11に示した様な ゲッタリング工程とを併用することでさらに徹底的に非 晶質半導体膜の結晶化に利用した触媒元素を除去するこ とができる。こうして、触媒元素を少なくともチャネル 形成領域から徹底的に除去しておけば信頼性の高い半導 体装置を得ることができる。

【0160】 [実施例13] 本実施例では、実施例1で 説明した基本的な作製工程に従って、同一基板上にドラ イバー回路(周辺駆動回路)と画素マトリクス回路とを 一体形成したアクティブマトリクス型表示装置を作製す 50 【0170】次に、結晶性半導体層をエッチングして島

る例を示す。

【0161】本実施例ではドライバー回路としては基本 構成であるCMOS回路(図11(B)に示したタイ プ)を示す。なお、ドライバー回路以外に、D/Aコン バータ回路、メモリ回路、γ補正回路などの信号処理回 路(これらをドライバー回路と区別するためにロジック 回路と呼ぶ)を本願発明のTFTで構成することも可能 である。その場合にもCMOS回路が基本回路として用 いられる。

【0162】また、画素マトリクス回路としてはマルチ ゲイト型TFTを用いる例を示す。本実施例ではダブル ゲイト構造とする例を示すが、シングルゲイト構造でも トリプルゲイト構造でも構わない。

【0163】まず、実施例1の作製工程を利用して図2 (A) に示す工程(触媒元素のゲッタリング工程)まで を終了する。この状態を図12(A)に示す。

【0164】図12(A)において、30はガラス基 板、31は下地膜、32はCMOS回路となるPTFT のゲイト電極、33はNTFTのゲイト電極である。ま 20 た、34、35は画素TFTのゲイト電極であり、図示 されない部分で両電極は接続されている。なお、本実施 例ではゲイト電極の材料としてタンタル(Ta)と窒化 タンタル (TaN) からなる積層膜を用いる。場合によ ってはゲイト電極表面にTa2 〇5 で示される陽極酸化 膜を設けてもよい。また、タンタル膜単体でゲイト電極 を構成しても良い。

【0165】また、その上には窒化珪素膜36、酸化窒 化珪素膜37が設けられ、さらにその上に半導体層が形 成される。本実施例の半導体層は実施例1に示した様な 手段で結晶化され、その後、リン添加工程が行われてn * 層38、n ⁻ 層39、i 層40が形成される。これら 各層の詳細な条件は実施例1に示してある。

【0166】次に、RTA処理によるゲッタリング工程 を行い、 i 層40の中に含まれる触媒元素(実施例1に 従えばニッケル) をリンを含む領域に対してゲッタリン グさせる。

【0167】次に、CMOS回路のPTFTとなる領域 以外をレジストマスク(図示せず)で隠して13族から 選ばれた元素であるボロンを添加する。本実施例では先 程添加したリン濃度の3倍の濃度のボロンを添加して、 40 P + + 層 4 1 、 P - 層 4 2 を形成する。 (図 1 2 (B))

【0168】次に、レーザーアニール工程を行い、イオ ン注入工程(またはイオンドーピング工程)で非晶質化 した結晶性半導体層の結晶性を改善する。また、同時に 添加した不純物(リン及びボロン)の活性化も行われ る。(図12(C))

【0169】なお、このレーザーアニール工程の前に、 RTA処理による脱水素化を行っておくとレーザーアニ ールの際に水素の突沸現象を防ぐことができる。

状半導体層43、44を形成する。なお、この時、次に 形成する電極(第2配線)とゲイト配線との一部を接続 するためにコンタクトホールを形成する。

23

【0171】なお、前述のレーザーアニール工程は結晶 性半導体層を島状半導体層に加工してから行うことも可 能である。

【0172】そして、導電性を有する薄膜を形成してパターニングを行い、CMOS回路のソース電極45(NTFT)、46(PTFT)、共通ドレイン電極47を形成する。また、画素TFTのソース電極48、ドレイン電極49を形成する。なお、50で示される電極は、マスクとしてのみ機能するため、本明細書中ではマスク電極と呼ぶことにする。(図13(A))

【0173】図13(A)の状態が得られたら、チャネルエッチング工程を行ってチャネル形成領域51~54を形成する。この時、ドライバー回路の方はどちらのTFTもドレイン側のみにマスクオフセット領域を設けて、両方のソース側にオーバーラップ領域を設けた構成とする。

【0174】また、画素TFTは図13(B)に示す様にソース電極48及びドレイン電極49と接続する方にマスクオフセット領域を設け、マスク電極50の下にはオーバーラップ領域を設けた構成とする。

【0175】画素TFTはソース/ドレイン領域が映像信号の充放電の際に入れ替わるので、TFT両端の耐圧を高くする必要がある。また、マスク電極50の下方の抵抗成分が高いとスイッチング動作が遅くなるので、オーバーラップ領域を設けてキャリアが移動しやすい状態にすることが望ましい。

【0176】なお、本実施例は最も好ましいと思われる 一実施例であり、本実施例がこの構造に限定されること はない。実施者は、実施例1~4で説明したそれぞれの 構造の長所を生かして最適な構造を選択すれば良い。

【0177】次に、酸化窒化珪素膜でなる保護膜55を200 nmの厚さに形成して、その上に有機性樹脂膜でなる 層間絶縁膜56を形成する。有機性樹脂膜56としては ポリイミド、ポリアミド、ポリイミドアミド、アクリル を用いることができる。

【0178】次に、層間絶縁膜56に対してコンタクトホールを形成して、透明導電膜(代表的にはITO)か 40 ら構成される画素電極57を形成する。最後に水素化を行って図13(C)に示す様なアクティブマトリクス基板が完成する。

【0179】後は、公知のセル組み工程を利用して対向 基板とアクティブマトリクス基板との間に液晶層を挟持 すればアクティブマトリクス型液晶表示装置を作製する ことが可能である。

【0180】なお、本実施例に示したアクティブマトリクス基板を作製するに必要なパターニング回数は7回である。その工程を以下に示す。

- (1) ゲイト電極パターニング
- (2) ボロン添加領域パターニング
- (3) 島状半導体層パターニング
- (4) ゲイトコンタクトパターニング
- (5) ソース/ドレイン電極パターニング
- (6) ITOコンタクトパターニング
- (7) ITOパターニング

【0181】以上の様に、非常に少ないマスク数でアクティブマトリクス基板を作製することができるため、ス10 ループットが大幅に向上する。また、同時に実施例1~5に示した構成のTFTを用いて自由に回路設計することができるにので、信頼性と再現性の高い表示装置を容易に実現することができる。

【0182】なお、本実施例に示した画素マトリクス回路の一部を上面から見た図を図14(A)に示す。なお、図14(A)では基本的に本実施例で用いた符号を付してある。従って必要箇所のみを説明することとする。

【0183】図14(A)に示す図をA-A'で切断し 20 た断面図が図14(B)である。図13(C)では図示 しなかったが、図14(B)に示す様にゲイト配線と平 行に容量配線58が形成されている。

【0184】この容量配線58はドレイン電極50と重量する領域(点線で囲まれた領域)において補助容量 (Cs)を形成する。この時、補助容量の誘電体はゲイト絶縁層が担う。なお、補助容量の構造は本実施例に限定されるものではない。

【0185】〔実施例14〕本実施例では、実施例13 に示した工程とは異なる構成でアクティブマトリクス型 30 表示装置を作製する場合の例を示す。

【0186】本実施例の特徴は、まず、触媒元素を利用 した結晶化の後、レーザーアニールによる結晶性の改善 工程を行わない点にある。即ち、結晶化後はそのままリ ンの添加工程、触媒元素のゲッタリング工程等を実施例 13と同様に行う。

【0187】そして、本実施例の特徴はチャネル形成領域の結晶性改善工程(不純物の活性化、再結晶化等)を図15に示す様に保護膜55を設けた後で行う点にある。即ち、レーザー光は酸化窒化珪素膜でなる保護膜55を介して照射され、自己整合的にチャネル形成領域51~54に対して行われる。

【0188】この様に図15の状態でレーザーアニールを行うと、ソース/ドレイン領域からのリンやボロンといった不純物の逆拡散 (Out Diffusion)を抑えることができる。また、レーザー光のパワー (レーザーエネルギー) も半分位で済むという利点を得ることができる。

【0189】なお、本実施例は図面に示された構造に限定されることはない。実施者は、実施例1~4で説明したそれぞれのTFT構造の長所を生かして最適な構造を 50 選択して回路設計を行えば良い。また、本実施例は他の 全ての実施例に示される構成との組み合わせが可能である。

【0190】 [実施例15] 本実施例では、実施例13 において、結晶化後のレーザーアニール工程を省略した場合の例を示す。本実施例の場合、結晶化工程後はイオンドーピング法を用いてリンを添加して、RTAにより触媒元素のゲッタリング工程を行う。

【0191】そして、次にイオンドーピング法によりボロンを添加してPTFTとなる半導体層上に p^{++} 層41、 p^{-} 層42を形成する。なお、38、39はそれぞ 10れ n^{+} 層と n^{-} 層である。

【0192】この状態でRTAによるアニール工程を行う。本実施例ではRTAによるアニール処理によって添加された不純物(リン及びボロン)の活性化と半導体層の脱水素化(質量分離をしないイオンドーピングではリンやボロンと一緒に水素も打ち込まれてしまうため)を行っている。(図16(A))

【0193】次に、レーザーアニール工程を行い、不純物の添加工程で非晶質化した半導体層を再結晶化させ、結晶性を改善する。なお、このレーザーアニール工程は半導体層をエッチングして島状半導体層に加工してから行っても良い。

【0194】後の工程は実施例13に従えば良い。なお、本実施例は図面に示された構造に限定されることはない。実施者は、実施例1~4で説明したそれぞれのTFT構造の長所を生かして最適な構造を選択して回路設計を行えば良い。また、本実施例は他の全ての実施例に示される構成との組み合わせが可能である。

【0195】 [実施例16] 本実施例は実施例13~1 5とは異なる構成を用いてアクティブマトリクス基板を 作製する場合の例を示す。

【0196】まず、実施例1の工程に従って形成した結晶性半導体層に対してリンの添加工程を行う。こうして n^+ 層38、 n^- 層39、i 層40を形成する。こうして図17(A)の状態を得たら、次に、PTFTとなる領域に対してボロンの添加工程を行い、 p^{++} 層41、 p^- 層42を形成する。(図17(B))

【0197】次に、RTAによるアニールを行い、触媒元素(本実施例ではニッケル)のゲッタリング工程を行う。本実施例の特徴は、NTFTではリンによるゲッタリング効果が得られ、PTFTではリン+ボロンによるゲッタリング効果が得られる点にある。(図17(C))

【0198】こうして図17(C)の状態が得られた 6、レーザーアニール工程を行い、不純物添加によって 非晶質化した半導体層の結晶性を改善する。なお、図17(B)に示すRTAによるゲッタリング工程が半導体 層の脱水素化も兼ねている。そのため、不純物添加によ り 膜中に多量の水素が存在したとしても水素の突沸現象 は生じない。

【0199】なお、このレーザーアニールによる再結晶 化工程は半導体層をエッチングして島状半導体層に加工 してから行っても良い。

【0200】後の工程は実施例13に従えば良い。なお、本実施例は図面に示された構造に限定されることはない。実施者は、実施例1~4で説明したそれぞれのTFT構造の長所を生かして最適な構造を選択して回路設計を行えば良い。また、本実施例は他の全ての実施例に示される構成との組み合わせが可能である。

10 【0201】 [実施例17] 本実施例では実施例13に 示した作製工程を基本として、反射型液晶表示装置を作 製する場合の例を示す。ここで反射型液晶表示装置の画 素マトリクス回路の任意の画素の上面図を図18(A) に示す。

【0202】なお、実施例13で説明した部分と同じところは同一の符号を付して表し、詳細な説明は省略する。また、図14(A)をB-Bで切断した断面図を図18(B)に示す。

【0203】まず、実施例13と異なる点は容量配線5 20 9が画素内全面に広がっている点である。反射型は実施 例13に示した様な透過型と違って、開口率を高くする という要求がないため、画素電極61の裏側は全て自由 に使えるのである。

【0204】また、本実施例の場合、ドレイン電極60 をも画素内全面に広げ、可能な限り広い範囲で容量配線 59と重畳する様に配置する。こうすることで画素内の 殆どを補助容量として利用することができ、大容量を確 保することができる。

【0205】また、画素電極61は反射性電極であり、 30 反射率の高いアルミニウムまたはアルミニウムを主成分 とする材料を用いるのが好ましい。また、本実施例の被 晶表示装置を投影型表示装置に利用するなら画素電極表 面は平坦であることが好ましい。逆に直視型表示装置に 用いるなら表面に凹凸をつけて乱反射率を増すなどして 視野角を広げる工夫が必要である。

【0206】なお、本実施例は図面に示された構造に限定されることはない。実施者は、実施例1~4で説明したそれぞれのTFT構造の長所を生かして最適な構造を選択して回路設計を行えば良い。また、本実施例は他の全ての実施例に示される構成との組み合わせが可能である。

【0207】 [実施例18] 本実施例では、実施例13 に示した液晶表示装置におけるBM (ブラックマトリクス) の構成に関する説明を行う。

【0208】まず、実施例13の作製工程に従って層間 絶縁膜56の形成までを行う。本実施例では層間絶縁膜 56として感光性を有するアクリル樹脂を用いる。そし て、層間絶縁膜56をパターニングした後、ハーフエッ チングして凹部65、66を形成する。(図19

50 (A))

27

【0209】図19 (A) の状態を得たら、黒色樹脂 (図示せず) を全面に形成する。 黒色樹脂としてはグラ ファイト、カーボン、色素等を含んだ有機性樹脂膜を用 いることができる。有機性樹脂膜はポリイミドやアクリー ル等が用いられる。本実施例ではグラファイトを分散さ せた感光性アクリル樹脂を利用する。

【0210】こうして黒色樹脂を形成したら、凹部6 5、66を形成した領域のみを選択的に露光して、その 部分のみに黒色樹脂を残すことが可能である。その後、 酸素プラズマ雰囲気でアッシングを行い、平坦性を高め ることも有効である。

【0211】こうして黒色樹脂からなるブラックマトリ クス67、68を形成したら、次にITO膜で構成され る画素電極69を形成する。本実施例では画素電極69 の端部とブラックマトリクス68の端部とが重畳する (画素電極の端面がBMより内側にある) 様に画素電極 69をパターニングする。

【0212】以上の様にして図19(B)に示す様な構 造のアクティブマトリクス基板が完成する。後は公知の セル組み工程を行えば、液晶表示装置を作製することが 可能である。本実施例の様なブラックマトリクスは他の 配線との間で寄生容量を形成しないという利点がある。

【0213】なお、本実施例は図面に示された構造に限 定されることはない。実施者は、実施例1~4で説明し たそれぞれのTFT構造の長所を生かして最適な構造を 選択して回路設計を行えば良い。また、本実施例は他の 全ての実施例に示される構成との組み合わせが可能であ る。

【0214】 [実施例19] 本実施例では実施例18と は異なるブラックマトリクスを用いた場合の例について 説明する。具体的にはブラックマトリクスとして、導電 性膜を用いる場合の例を示す。

【0215】図20において、56は有機性樹脂膜から なる層間絶縁膜、71~74は導電性膜からなるブラッ クマトリクスまたはブラックマトリクスを兼ねる配線パ ターンである。導電性膜としては、チタン膜、クロム 膜、チタンとアルミニウムの積層膜などを用いることが できる。

【0216】また、本実施例のブラックマトリクスは導 電性であるため、ブラックマトリクスとしての役割以外 に様々な活用方法がある。まず、71で示されるパター ンはコモン電位 (接地電位) に固定されたブラックマト リクスである。また、72で示されるパターンはCMO S回路のドレイン電極と接続し、取り出し配線として利 用される。この様に本実施例を用いれば多層配線構造が 容易に実現できる。

【0217】また、73で示されるパターンはCNMO S回路のソース電極と接続しており、接続配線として機 能とブラックマトリクスとしての機能とを有している。 また、74で示されるパターンは画素マトリクス回路に 50 の間の寄生容量をさらに低減することが可能である。層

配置されるブラックマトリクスであり、基本的に配線や TFT上に設けられる。

【0218】そして、ブラックマトリクス(またはブラ ックマトリクスを兼ねる配線) 71~74の上には再び 層間絶縁膜75が設けられる。この層間絶縁膜75は酸 化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜 またはそれらの積層膜で構成される。この層間絶縁膜7 5は後に補助容量の誘電体として機能する。

【0219】こうして層間絶縁膜75を形成したら、コ 10 ンタクトホールを形成してITOでなる画素電極76を 形成する。なお、画素マトリクス回路内ではブラックマ トリクス74と画素電極76との間で補助容量77が形 成される。

【0220】ここで画素マトリクス回路のブラックマト リクスの配置例を図21に示す。図21は図14(A) に示される構造に対してブラックマトリクス78を重ね 合わせた場合の配置例である。なお、79で示される太 線が画素電極、80は画素電極79と下方のドレイン電 極とのコンタクト部である。

【0221】ブラックマトリクス78は基本的に配線や TFT上を覆い、映像表示領域81やコンタクト部80 にのみ開口窓を有する。本実施例の様な透過型液晶表示 装置においては、ブラックマトリクスの占有面積を減ら し、映像表示領域81の面積を広げる(開口率を向上す る)ことが最重要課題となる。

【0222】なお、本実施例は図面に示された構造に限 定されることはない。実施者は、実施例1~4で説明し たそれぞれのTFT構造の長所を生かして最適な構造を 選択して回路設計を行えば良い。また、本実施例は他の 30 全ての実施例に示される構成との組み合わせが可能であ る。

【0223】 [実施例20] 本実施例では、実施例13 に示した構造とは異なるTFT構造でアクティブマトリ クス基板を作製した場合の例を説明する。

【0224】図22に示す構造において最も重要な点 は、各半導体層(ソース/ドレイン領域)の最上部は第 1の導電層 (n + 領域またはp ++領域) であり、各導電 層は一旦保護膜55及び層間絶縁膜56で覆われ、その 上で取り出し電極81~85が電気的に接続している点 *40* にある。

【0225】この様な構造とする場合、チャネル形成領 域を形成する際のチャネルエッチング工程はレジストマ スクを用いて行うことになる。その上で保護膜55と層 間絶縁膜56を形成して、取り出し電極87~91を形 成する。

【0226】本実施例の構造の様に、各取り出し電極 (ソース/ドレイン電極又は引回し配線として機能す る)87~91を層間絶縁膜56によってゲイト電極か ら引き離すことでソース/ドレイン電極とゲイト電極と

間絶縁膜56として、比誘電率の小さい有機性樹脂材料 を用いればさらに効果的である。

【0227】なお、本実施例の構成は、実施例1~4で示したTFTに対しても適用することが可能であり、無論、他の全ての実施例と組み合わせることが可能である。また、本実施例は図面に示された構造に限定されることはない。実施者は、実施例1~4で説明したそれぞれのTFT構造の長所を生かして最適な構造を選択して回路設計を行えば良い。

【0228】〔実施例21〕本実施例では、実施例13~21に示した構成のアクティブマトリクス基板において、外部端子との接続構造に関する説明を行う。なお、図23に示す図は外部端子(代表的にはフレキシブルプリントサーキット(FPC))と接続する端子部(以下、FPC取付け部と呼ぶ)の拡大図であってアクティブマトリクス基板の端部に位置する。

【0229】また、図23おいて、101はガラス基板、86は絶縁層であり、実際には図1(A)に示される下地膜102、窒化珪素膜104及び酸化窒化珪素膜105との積層構造で構成される。また、その上には第202の配線層87が形成されている。この第2の配線層87は外部端子からの信号をソース/ドレイン電極やゲイト電極等へ伝達するための接続配線層である。

【0230】本実施例の特徴は、まず、第2の配線層87が直接ガラス基板101に接している点である。この構造を実現するためには、実施例1で説明した3回目のパターニング工程において、図23に示されるFPC取付け部に存在する絶縁層86を完全に取り除く必要がある。第2の配線層87の下地を固いガラス基板としておくとFPCをしつかりと圧着することができる。

【0231】また、FPC取付け部においては、その後の工程で層間絶縁膜56も部分的に除去し、その上のITO膜57が第2の配線層86と接触する様な構造とする。このITO膜57は少なくともFPC取付け部で第2の配線層86上に積層されていれば良く、場合によっては電極パッドとしてFPC取付け部のみに独立のパターンとして形成しても良い。

【0232】このITO膜57は後に異方性導電膜88 を形成した際に異方性導電膜中に含まれる導電性粒子 (金コーティングしたシリカガラスなど)がITO膜に 40

めり込みオーミック接触を良好なものとするためのバッファ層として機能する。

【0233】そして、FPC取付け部を図23の様な構造としたら、異方性導電膜88を用いてFPC端子89を圧着する。こうして図23に示す様な接続構造を実現することができる。この様な接続構造を実施例13~20に示したアクティブマトリクス基板に適用すると外部端子との良好な電気接続が可能となる。

【 O 2 3 4 】 [実施例 2 2] 本実施例では、大型ガラス 基板上に本願発明のTFTを形成するにあたってパター 50

ニングの効率を改善するための工夫について説明する。 【0235】大型ガラス基板上に微細な半導体回路を作製する場合、ガラス基板の反りや縮みによるパターニング誤差が問題となる。そのため、ステッパーと呼ばれる露光装置を用いた露光法が注目されている。ステッパー露光では、1枚のレチクル内のある一部のみを部分的に露光することが可能である。

30

【0236】本実施例の場合、1枚のレチクルに対して ドライバー回路、画素マトリクス回路といった必要な回 の路パターンを部分毎に形成する。また、この時、同一構 造の繰り返しとなる領域は同一回路パターンの繰り返し 露光で形成する。

【0237】図24において、A、C、G、Iパターンはドライバー回路の端部を作製するための回路パターンである。また、B、Hパターンは水平走査用ドライバー回路の繰り返し回路パターン、D、Fパターンは垂直走査用ドライバー回路の繰り返し回路パターンである。また、Eパターンは画素マトリクス回路の繰り返し回路パターンである。

20 【0238】この様に、同一構造の回路が連続的に接続 して構成される様なドライバー回路や画素マトリクス回 路は、端部のみは専用の回路パターンで形成して、内部 は完全に同一回路パターンを繰り返し利用して全体のパ ターン形成を行う。

【0239】この方式を用いると、回路パターンを共用できるため、1枚のレチクルに書き込む回路パターンが少なくなり、レチクルの縮小化が図れる。また、1枚のレチクルを使い回すことで、どの様な大型基板に対しても対応できるので、マスクチェンジする時間が省かれ、30 スループットが向上する。

【0240】なお、例えば画素マトリクス回路がSXGAである場合、行方向には1280画素が並び、列方向には1024画素が並ぶ。従って、前述のEパターンの行方向に256個分の画素に相当するパターン回路を書き込んでおけば、行方向は5回の繰り返し露光で終了する。また、列方向に256個分の画素に相当するパターン回路を書き込んでおけば、列方向は4回の繰り返し露光で終了する。

【0241】この様に、行方向及び列方向の繰り返し露り、光回数をそれぞれれ、mとし、行方向及び列方向の画素数をそれぞれX、Yとすると、画素マトリクス回路を形成するための回路パターン内には行方向にX/n、列方向にY/mの画素パターンを書き込んでおく必要がある。この規則性を利用すれば、ATV (アドバンストTV)の様な1920×1080画素といった高精細なディスプレイも容易に実現することができる。

【0242】 [実施例23] 本実施例では実施例13~20に示した構成のアクティブマトリクス基板を用いて AMLCD (アクティブマトリクス型液晶表示装置) を構成した場合の例について説明する。なお、本実施例の

AMLCDは駆動回路及び画素マトリクス回路を同一基 板上に作製された逆スタガ型TFTで構成している。ま た、駆動回路はCMOS回路を基本として回路構成がな されているので消費電力が低い。

【0243】ここで本実施例のAMLCDの外観を図2 5に示す。図25 (A) において、1101はアクティ ブマトリクス基板であり、その上には本願発明のTFT によって画素マトリクス回路1102、ソース側駆動回 路1103、ゲイト側駆動回路1104が構成されてい る。また、1105は対向基板である。

【0244】本実施例のAMLCDはアクティブマトリ クス基板1101と対向基板1105とが端面を揃えて 貼り合わされている。ただし、ある一部だけは対向基板 1105を取り除き、露出したアクティブマトリクス基 板に対してFPC(フレキシブル・プリント・サーキッ ト) 1106を接続してある。このFPC1106によ って外部信号を回路内部へと伝達する。

【0245】また、FPC1106を取り付ける面を利 用してICチップ1107、1108が取り付けられて いる。これらのICチップはビデオ信号の処理回路、タ イミングパルス発生回路、γ補正回路、メモリ回路、演 算回路など、様々な回路をシリコン基板上に形成して構 成される。図8では2個取り付けられているが、1個で も良いし、さらに複数個であっても良い。

【0246】また、図25 (B) の様な構成もとりう る。図25 (B) において図25 (A) と同一の部分は 同じ符号を付してある。ここでは図25(A)でICチ ップが行っていた信号処理を、同一基板上にTFTでも って形成されたロジック回路1109によって行う例を 示している。

【0247】この場合、ロジック回路1109も駆動回 路1103、1104と同様にCMOS回路を基本とし て構成され、本願発明を利用した逆スタガ型TFTで作 製することが可能である。

【0248】また、本願発明を利用したTFTはAML CDのスイッチング素子として以外にも、EL(エレク トロルミネッセンス)表示装置のスイッチング素子とし て利用することも可能である。また、イメージセンサ等 の回路を本願発明のボトムゲイト型TFTで構成するこ ともできる。

【0249】以上の様に、本願発明を利用したTFTで もって様々な電気光学装置を作製することが可能であ る。なお、本明細書中において電気光学装置とは、電気 的信号を光学的信号に変換する装置またはその逆を行う 装置と定義する。

【0250】また、本実施例のAMLCDを作製するに あたってブラックマトリクスは対向基板側に設けても良 いし、アクティブマトリクス基板に設ける構成(BM o n TFT) としても良い。

示を行っても良いし、ECB(電界制御複屈折)モー ド、GH (ゲストホスト) モードなどで液晶を駆動し、 カラーフィルターを用いない構成としても良い。

【0252】また、特開昭8-15686 号公報に記載された 技術の様に、マイクロレンズアレイを用いる構成にして も良い。

【0253】 [実施例24] 実施例23に示したAML CDは、様々な電子機器のディスプレイとして利用され る。なお、本実施例に挙げる電子機器とは、AMLCD 10 に代表される電気光学装置を搭載した製品と定義する。

【0254】その様な電子機器としては、ビデオカメ ラ、スチルカメラ、プロジェクター、プロジェクション TV、ヘッドマウントディスプレイ、カーナビゲーショ ン、パーソナルコンピュータ(ノート型を含む)、携帯 情報端末(モバイルコンピュータ、携帯電話等)などが 挙げられる。それらの一例を図26に示す。

【0255】図26 (A) は携帯電話であり、本体20 01、音声出力部2002、音声入力部2003、表示 装置2004、操作スイッチ2005、アンテナ200 20 6 で構成される。本願発明は表示装置2004等に適用 することができる。

【0256】図26 (B) はビデオカメラであり、本体 2101、表示装置2102、音声入力部2103、操 作スイッチ2104、バッテリー2105、受像部21 06で構成される。本願発明は表示装置2102に適用 することができる。

【0257】図26 (C) はモバイルコンピュータ(モ ービルコンピュータ)であり、本体2201、カメラ部 2202、受像部2203、操作スイッチ2204、表 30 示装置2205で構成される。本願発明は表示装置22 05等に適用できる。

【0258】図26 (D) はヘッドマウントディスプレ イであり、本体2301、表示装置2302、バンド部 2303で構成される。本発明は表示装置2302に適 用することができる。

【0259】図26 (E) はリア型プロジェクターであ り、本体2401、光源2402、表示装置2403、 偏光ビームスプリッタ2404、リフレクター240 5、2406、スクリーン2407で構成される。本発 40 明は表示装置 2 4 0 3 に適用することができる。

【0260】図26 (F) はフロント型プロジェクター であり、本体2501、光源2502、表示装置250 3、光学系2504、スクリーン2505で構成され る。本発明は表示装置2503に適用することができ

【0261】以上の様に、本願発明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。また、他にも電光掲示盤、宣伝公告用ディスプレ イなどにも活用することができる。

【0251】また、カラーフィルターを用いてカラー表 50 【0262】〔実施例25〕本実施例では、本願発明の

32

逆スタガ型TFTを用いて構成した回路の構成例について説明する。ここではまず、シフトレジスタ回路を構成した場合の例について図27を用いて説明する。なお、本実施例では実施例13に示した構成の層構造を採用し

ている。

33

【0263】また、図27(A)はシフトレジスタ回路の任意の1段のみを取り出した回路パターンであり、図27(B)はその等価回路図である。本実施例では図27(A)と図27(B)との位置関係が概ね対応しているので、図27(A)の説明において、必要に応じて図27(B)の符号を参照する。

【0264】図27(A)において、TFT(a)~TFT(d)及びTFT(g)~TFT(j)で構成される回路はクロックドインバータ回路、TFT(e)、TFT(g)で構成される回路はインバータ回路である。なお、TFT(e)はダブルゲイト構造のTFTを用いている。

【0265】また、1201はCLK線(クロック信号線)、1202は反転CLK線(反転クロック信号線)、1203はGND配線(グランド線)、1204はVdd線(電源線)である。これらの左上がりの斜線模様で示される配線は全て第2の配線層(図13(A)の45~50で示される)である。

【0266】また、例えば1205で示される配線はTFT(a)のゲイト電極として機能する。この様に、右上がりの斜線模様で示される配線層は全て第1の配線層(図12(A)の32~35で示される)であり、これら第1の配線層と半導体層とが重なる部分を特にゲイト電極と呼ぶ。

【0267】本実施例では、TFTのソース側にはオーバーラップ領域(図中、ovと示す)を設けた構成とし、ドレイン側にはマスクオフセット領域(図中、ofと示す)を設けた構成としている。従って、図27(B)においてTFT(a)~(d)で構成されるクロックドインバータ回路を例にとると、上から順にov/of/ov/of/ov/of/ov/of/ovとなる。

【0268】即ち、TFT(a)と(b)の部分では実施例13で説明した画素TFTのダブルゲイト構造とほぼ同じ構成となっているため、ov/of/ov/ofの様に繰り返される。また、TFT(b)と(c)の部分ではNTFTとPTFTとでドレイン電極を共通化したCMOS構造を構成しているので、実施例5で説明した様にov/of/of/ovの様な構成となる。

【0269】他の回路も基本的には同様であり、TFT (e) はダブルゲイト構造であるのでGND線1203と接続する側から順に、ov/of/ov/ofの様な構成となる様に各TFT構造が決定されている。

【0270】以上の様な構成によって、動作速度を落と すことなく耐圧特性を高めた信頼性の高い半導体回路を 構成することができる。また、その様な半導体回路を用 *50* いることで電気光学装置の信頼性を高めることが可能である。

【0271】 [実施例26] 本実施例では、本願発明の 逆スタガ型TFTを用いて構成した回路の構成例につい て説明する。ここではまず、バッファ回路(図面左)及 びアナログスイッチ回路(図面右)を構成した場合の例 について図28を用いて説明する。なお、本実施例では 実施例20に示した構成の層構造を採用している。ま た、図28(A)は回路パターンであり、図28(B) 10 はその等価回路図である。

【0272】図28(A)の回路パターンにおいて、TFT(a')~(h')が本願発明を利用したTFTであり、TFT(a')、(b')及びTFT(c')、(d')でそれぞれ一つのバッファ回路を構成している。また、バッファ回路は画素マトリクス回路と同様に液晶表示装置内では最大の動作電圧で動作するので高耐圧特性が要求される。

【 0 2 7 3 】また、TFT (e')、(f')及びTFT (g')、(h')PTFT)のペアでそれぞれ一つ のアナログスイッチ回路を構成している。アナログスイッチ回路もまた画素マトリクス回路と同様の動作電圧で動作するので高耐圧特性が要求される。

【0274】ここでTFT(a')及び(b')で構成されるバッファ回路に注目して説明する。1301はTFT(a')のソース電極(Vdd線)、1302はTFT(b')のソース電極(GND線)、1303はTFT(a')及びTFT(b')の共通ドレイン電極(出力信号線)、1304は共通ゲイト電極(入力信号線)である。

30 【0275】また、1305はドレイン領域側の第1導 電層 (n⁺ 層)、1306はソース側の第1導電層 (n ⁺ 層)、1307は薄膜化されたi層である。なお、T FT (b')の方も同様の構造であり、n⁺ 層の代わり にp⁺⁺層が設けられている。

【0276】このバッファ回路は高耐圧特性を得るために実施例5に示した構成を採用している。即ち、ソース側にはオーバーラップ領域(ov)が形成され、ドレイン側にはマスクオフセット領域(of)が形成されている。こうすることでドレイン領域側のみ耐圧を高め、ソース40 領域側は抵抗成分を減らすことができる。

【0277】なお、この構成はTFT(c')及びTFT(d')で構成されるバッファ回路においても同様である。

【0278】次に、TFT(e')及びTFT(f')で構成されるアナログスイッチ回路に注目して説明する。上述のバッファ回路のゲイト電極1204はTFT(e')のゲイト電極と接続し、TFT(a')及びTFT(b')の共通ドレイン電極1203はTFT(f')のゲイト電極に接続する。

50 【0279】また、1208、1209はアナログスイ

【図7】

36

薄膜トランジスタの構成を示す図。

ッチ回路の共通ソース電極(入力データ信号線)であ り、1209は共通ドレイン電極(出力データ信号線) である。ただし、1208はTFT (e') 及びTFT (f') に対応し、1209はTFT (g') 及びTF T (h') に対応する。これら1208及び1209は それぞれ異なる映像信号を伝達する。

【0280】この時、TFT(e')またはTFT (f') のどちらか一方がオン状態にあれば入力データ 信号線1208から送られたデータ信号(映像信号) が、出力データ信号線1209を通って画素マトリクス 10 回路へと送られる。従って、アナログスイッチ回路を構 成するTFT(e')及びTFT(f')の場合にもド レイン側にはマスクオフセット領域が設けられ、ソース 側にはオーバーラップ領域が設けられている。

【0281】なお、この構成はTFT(g')及びTF T (h') で構成されるバッファ回路においても同様で ある。

【0282】以上の様に、耐圧特性を必要とする半導体 回路に対して本願発明の構成を利用することで、信頼性 の高い半導体回路を実現できる。そのことは、信頼性の 20 高い電気光学装置を作製するためにも重要である。

[0283]

【発明の効果】本願発明を実施することで、非常に少な いマスク数(典型的には4枚)で量産性の高いTFTを 作製することができる。

【0284】また、チャネル形成領域とソース/ドレイ ン電極間に、特性バラツキの小さい電界緩和層(LDD 領域、マスクオフセット領域、厚さオフセット領域等) が形成できるので、信頼性が高く且つ再現性の高いTF Tを実現することが可能である。

【O285】また、その様なTFTでもって基板上に形 成された半導体回路やその様な半導体回路と液晶層等を 組み合わせた電気光学装置、さらには電気光学装置を表 示ディスプレイとして搭載した電子機器に至るまで、本 願発明はあらゆる形態の半導体装置に対して適用可能で ある。

【図表の毎単な影照】

【図面の間単な説明】			
【図1】	薄膜トランジスタの作製工程を示す図。		
【図2】	薄膜トランジスタの作製工程を示す図。		
【図3】	薄膜トランジスタの構成を示す拡大図。		
[図4]	膜中の濃度プロファイルを示す図。		
【図5】	薄膜トランジスタの構成を示す図。		
【図6】	薄膜トランジスタの構成を示す図。		

	•	• • • • •
【図8】	1	CMOS回路の構成を示す図。
【図9】)	膜中の濃度プロファイルを示す図。
【図 1	0]	薄膜トランジスタの構成を示す図。
【図 1	1]	CMOS回路の構成を示す図。
【図 1	2]	半導体回路の作製工程を示す図。
【図1	3]	半導体回路の作製工程を示す図。
【図 1	4]	画素マトリクス回路の構成を示す図。,
【図 1	5]	半導体回路の作製工程を示す図。
【図 1	6]	半導体回路の作製工程を示す図。
【図 1	7]	半導体回路の作製工程を示す図。
【図 1	8]	画素マトリクス回路の構成を示す図。
【図 1	9]	画素TFTの構成を示す図。
【図2	0]	画素TFTの構成を示す図。
【図2	1]	画素マトリクス回路の構成を示す図。
【図2	2.]	画素TFTの構成を示す図。
【図2	3]	外部端子取付け部の構成を示す図。
図2	4]	半導体回路の露光処理方法に関する構成を
示す図。)	
【図 2	5]	電気光学装置の構成を示す図。


0	【図25】	電気光学装置の構成を示す図。
	【図26】	電子機器の構成を示す図。
	【図27】	半導体回路のパターン構成を示す図。
	【図28】	半導体回路のパターン構成を示す図。


基板

【符号の説明】


101


	1 0 2	下地膜
	1 0 3	ゲイト電極
	1 0 4	窒化珪素膜
	1 0 5	酸化窒化珪素膜
<i>30</i>	106	非晶質半導体膜
	107	ニッケル含有層
	1 0 8	結晶性半導体膜
	109	結晶性半導体膜
	1 1 0	n ⁺ 層(第1導電層)
	1 1 1	n ⁻ 層 (第 2 導電層)
	1 1 2	島状半導体層
	1 1 3	ソース電極
	114	ドレイン電極
	1 1 5	チャネルエッチング領域
40	1 1 6	保護膜
	1 1 7	チャネル形成領域
	1 1 8	マスクオフセット領域
	1 1 9	コンタクトホール






【図15】







(A) 13 Z 11 14 Z 13 16 Z 17 Z 16 (B)




【図13】




[図14]




[図21]




【図23】




【図16】





【図17】




【図20】









【図22】






【図27】



【図28】



フロントページの続き

(51) Int. Cl. ⁶

識別記号

FΙ

H 0 1 L 29/78

618G

6 1 8 F